

貼り合わせSiC基板を用いた1.2kV耐圧SiCトレンチ型MOSFETの特性評価

Electrical property of 1.2 kV-class SiC Trench MOSFETs on Bonded Substrates

石川誠治¹, 大園国栄², 小林元樹³, 岡本光央¹, 原田信介¹, 児島一聡¹, 加藤智久¹, 田中保宣¹

¹産業技術総合研究所, ²フェニテックセミコンダクター株式会社, ³株式会社サイコックス

IB-21

概要

- サイコックス社貼り合わせ基板 (SiCkrest) とCree社4H-SiC基板 (mono-SiC) の2種類のSiC基板に対し同一装置にてUMOSデバイスを作製
- SiCkrestのIV特性評価では、If-Vf特性の微分コンダクタンス (dI/dV) が減少し、注入される正孔が少ない事を示唆した
- SiCkrestの逆回復特性評価では、Tj=175°C時にId増加による逆回復電荷 Qrrの増加率をmono-SiCに対し33%抑制した
- キャリアライフタイムをμ-PCD法にて評価しSiCkrestのキャリアライフタイムがmono-SiCの半分程度で短い事を示した
→これは、Id増加による逆回復電荷 Qrr増加の抑制を定性的に示唆した


目的

これまでダイオード (SBD, PiN) デバイスによるSiCkrestとmono-SiCの比較検証をしSiCkrestの特徴を報告した

トレンチ型MOSFET (UMOS) デバイスによる比較検証を行いSiCkrestの特徴を確認する

SiCkrest

- 4H-SiC 貼り合わせ基板(SiCkrest)




SiCkrestを用いた特徴

1. SBDのオン抵抗低減 [1]
2. 熱処理不良な裏面オーミックコンタクト形成 [1]
3. PiNダイオードのバイポーラ動作時の順方向バイアス劣化の低減 [2]

実験方法


- UMOS断面図

ドリフトエピから一貫して同一装置によりUMOSデバイスを作製




IV特性評価


- 耐圧波形




- Id-Vds特性波形



- If-Vf特性波形



- IV特性結果




耐圧は同等

mono-SiCと比べRonA 10%低減 *175°C

ドリフト層へ注入される正孔が少ない?


動特性評価

- ダブルパルス回路




FWDとして素子を設置しポディオードによる逆回復特性評価を実施

- 逆回復波形の温度依存性




Tj = 175°C、mono-SiCと比べリカバリ電流が小さい

- 逆回復電荷 Qrr の Id 依存性



Tj = 175°C、Idの増加に対してSiCkrestはQrr増加を抑制


- 逆回復電荷 Qrr 低減率



Id=18 A、175°C Qrr 33%低減


キャリアライフタイム

- μ-PCD法の原理




ドリフトエピ後μ-PCD法によるキャリアライフタイム評価を実施

- マイクロ波反射率の減衰曲線




SiCkrestはキャリアライフタイムが短い

- キャリアライフタイム面内分布



面内分布はSiCkrestが悪い これはドリフトエピ前のレーザー加工によるウェハ外周ダメージの影響と示唆する →今後はレーザー加工のない基板にて評価したい

- Carrier Lifetime Weibull Dist.



mono-SiCと比べキャリアライフタイムは凡そ半分

参考文献

- [1] S. Ishikawa et al., IB-17, abstract of the 7th Meeting on Advanced Power Semiconductors, Japan
- [2] N. Hatta et al., proceedings of ICSRCM, (2022)

謝辞

本研究はつくばパワーエレクトロニクスコンステレーションズ (TPEC) の共同研究プロジェクト下で実施された